目录

课件正文

• 第00讲 - 课程简介
  • 课程导入
  • 学习意义
  • 授课形式
  • 课程内容
  • 参考资料
  • 课前调研
• 第01讲 - 逻辑代数 - 概述
  • 逻辑关系的定义
  • 逻辑关系的表达
  • 基本的逻辑关系
  • 复合的逻辑关系
• 第02讲 - 逻辑代数 - 基本定理
  • 基本公式
  • 常用等式
  • 基本定理
• 第03讲 - 逻辑代数 - 标准表达式
  • 引子
  • “积之和”与“和之积”
  • 卡诺图
• 第04讲 - 逻辑代数 - 逻辑化简
  • 化简的目标
  • 卡诺图化简
  • 代数法化简
  • 形式转换
• 补充A - 数制运算和编码
  • 不同进制及其相互转换
  • 二进制数的运算
  • 其他编码及其相互转换
• 补充B - 编码纠错
  • 基本概念
  • 奇偶校验码
  • 汉明码
  • BCH码
  • CRC码
• 第05讲 - 组合逻辑 - 电路的分析
  • 分析的一般过程
  • 常见电路的分析
• 第06讲 - 组合逻辑 - 电路的设计
  • 前言
  • 基于门电路进行设计
  • 基于逻辑模块进行设计
  • 常见运算逻辑的设计
• 补充C - 其他加法器和乘法器
  • 加（补充部分）
  • 乘（补充部分）
• 第07讲 - 组合逻辑 - 电路的电气特性
  • 电气特性
  • 竞争冒险
• 补充D - 数字集成电路设计
  • 导入
  • 设计描述
  • 硬件描述语言与描述范畴
  • 描述范畴的特点及其关系
• 第08讲 - 触发器 - 逻辑层
  • 触发器的定义与表达
  • 触发器的逻辑类型
  • 触发器的相互转换
• 第09讲 - 触发器 - 电路层
  • 触发器的电路分析
  • 触发器的触发类型
  • 边沿触发器的其他实现
  • 边沿触发器的直接复位和置位
  • 边沿触发器的电气特性
• 第10讲 - 触发器 - 应用层
  • 状态机/计数器
  • 寄存器/延迟单元
• 第10讲~第11讲 - 补充E.1 - Verilog语言的语法要素
• 第11讲 - 同步时序(状态机) - 电路的描述
  • 基本模型
  • 模型的描述
  • 模型的相互转换
• 第12讲 - 同步时序(状态机) - 电路的分析
  • 分析的一般过程
  • 常见电路的分析
• 第13讲 - 同步时序(状态机) - 电路的设计
  • 基于触发器进行设计
  • 关于冗余状态的讨论
  • 常见时序电路的设计
  • 基于模16计数器进行设计
• 第14讲 - 同步时序(状态机) - 电路的优化
  • 基于ASM的状态分析(了解即可)
  • (完全描述状态表的)状态化简
  • 不完全描述状态表的状态化简(了解即可)
  • 状态分配(了解即可)
  • 常见时序电路的设计
  • 基于动态卡诺图的设计(了解即可)
• 第15讲 - 同步时序(状态机) - 电路的电气特性
  • 时钟
  • 复位
• 补充F - 时钟、复位与555定时器
  • 时钟产生
  • 时钟分频
  • 时钟切换
  • 时钟门控
  • 复位产生
• 第16讲 - 学习内容整理、模拟考题分享
  • 引子
  • 学习内容梳理
  • 考试题型
  • 模拟考题分析
• 第17讲 - 异步时序(脉冲型) - 电路的分析和设计
  • 分析
  • 设计
• 补充G - 实际的异步电路设计
  • 同步电路与异步电路的对比
  • 实际的异步电路设计

习题讲解

• 第01周习题的讲解
• 第02周习题的讲解
• 第04周习题的讲解
• 第05周习题的讲解
• 第06周习题的讲解
• 第08周习题的讲解
• 第10周习题的讲解
• 第11周习题的讲解

修订补充

• 第01讲的修订与补充
• 第02讲的修订与补充
• 第03讲的修订与补充
• 第04讲的修订与补充
• 第04讲~第05讲的修订与补充
• 第06讲的修订与补充
• 第09讲的修订与补充
• 第11讲的修订与补充

往年课件

https://fundamentals-of-digital-logic-2023.readthedocs.io/en/latest/